技术标签: FPGA sublime text fpga开发 编辑器
sublime安装好package control,按下ctrl+shift+p唤出命令面板,输入install package,选中install package后,搜索verilog,既可以找到Verilog Gadget下载
选中想要对齐的代码,按下快捷键ctrl+shift+x
模块例化对齐:
对齐前:
lcd1602_ctrl u1(
.clk(clk),
.rst_n(rst_n),
.valid(valid),
.data(input_data),
.LCD_RW(lcd_rw),
.LCD_EN(lcd_en),
.LCD_RS(lcd_rs),
.LCD_DATA(lcd_data)
);
对齐后:
lcd1602_ctrl u1(
.clk (clk),
.rst_n (rst_n),
.valid (valid),
.data (input_data),
.LCD_RW (lcd_rw),
.LCD_EN (lcd_en),
.LCD_RS (lcd_rs),
.LCD_DATA (lcd_data)
);
其他比如input output端口,reg wire信号等都可以对齐
在任意一个verilog文件中鼠标右键->Insert Header即可生成顶部注释文档,默认内容如下
// This is a simple example.
// You can make a your own header file and set its path to settings.
// (Preferences > Package Settings > Verilog Gadget > Settings - User)
//
// "header": "Packages/Verilog Gadget/template/verilog_header.v"
//
// -----------------------------------------------------------------------------
// Copyright (c) 2014-{YEAR} All rights reserved
// -----------------------------------------------------------------------------
// Author : yongchan jeon (Kris) [email protected]
// File : {FILE}
// Create : {DATE} {TIME}
// Revise : {RDATE} {RTIME}
// Editor : sublime text{SUBLIME_VERSION}, tab size ({TABS})
// -----------------------------------------------------------------------------
默认文件verilog_header.v在Sublime Text 3\Data\Packages\Verilog Gadget\template路径下
要替换为自己的内容,可以直接修改这个文件,也可以新建一个.v文件,然后去Sublime Text 3\Data\Packages\Verilog Gadget路径下,打开Verilog Gadget.sublime-settings设置文件,将header后面的内容替换为自己的.v文件路径,比如
"header": "Packages/Verilog Gadget/template/my_header.v"
在任意一个Verilog文件中鼠标右键->Instantiate Module,或者ctrl+shift+c,即可将这个Verilog模块例化文本复制到clipboard,在想要例化的地方ctrl+v即可
比如某个待例化模块端口如下:
module vga_ctrl(
input vga_clk,
input rst_n,
input [23:0] rgb_data,
output hsync,
output vsync,
output [9:0] x,
output [9:0] y,
output [23:0] rgb,
output DAC_CLK,
output VGA_BLK,
output VGA_SYNC
);
只需要在该文件下鼠标右键->Instantiate Module,或者ctrl+shift+c,就能在clipboard生成如下文本:
vga_ctrl inst_vga_ctrl
(
.vga_clk (vga_clk),
.rst_n (rst_n),
.rgb_data (rgb_data),
.hsync (hsync),
.vsync (vsync),
.x (x),
.y (y),
.rgb (rgb),
.DAC_CLK (DAC_CLK),
.VGA_BLK (VGA_BLK),
.VGA_SYNC (VGA_SYNC)
);
该插件还有很多其他功能,比如生成testbench等等,但我目前太菜了用不上
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档 文章目录 前言 前言 提示:看完了很多篇异步FIFO代码 感觉都有或多或少的问题,现在提供一版修改后的代码分享给大家,大家一起讨论批评指教。谢谢。 代码如下(宽度为8,深度为5):...
以下是顶层 欢迎爱学习的小伙伴们...
解释: clk_main第一个上升沿,把实时时间给stime; 下一个clk_main上升沿,将当前实时时间 - stime,就得到周期; 最后一级,周期倒数,就是频率了...
直接上代码;参考Clifford E. Cummings大师的style1设计。 给出其英文原文链接: Simulation and Synthesis Techniques for Asynchronous FIFO Design...
LLDB插件提升开发效率 LLDB插件的的配置使用以及安装过程中遇到的问题记录! chisel facebook提供的lldb插件chisel。Github地址 配置.lldbinit文件,lldb在启动的时候会默认调用这个文件 安装遇到的问题,控制台报异常 经过查阅资料是Python版本问题。解决办法采用别人修改过版本。 然后重启Xcode后控制台未报异常表示配置正确。 help 可以查看lld...
LinuxUSB Gadget软件分为三层: Gadget功能驱动层: 最主要的结构是structusb_composite_driver,这个结构在这层定义,并且实现结构中的各个函数。 USB设备层: 最主要的数据结构是structusb_composite_dev与usb_gadget_driver。前一个代表一个USB设备,而后一个是Gadget驱动,与UDC层交互。 UDC层: 最主要的数...
前期已经准备好了一整套开发环境,但是唯独缺少一个合适的文本编辑器用于开发verilog以及system veriliog代码。因此我选择sublime。 安装方法简单整理如下: 下载:wget http://c758482.r82.cf2.rackcdn.com/Sublime\ Text\ 2.0.2\ x64.tar.bz2 解压:tar vxjf Sublime\ Text\ 2.0.2\ ...
实现时钟的整倍数分频逻辑,小数分频主要控制一段时间内时钟高低电平数量实现,且非50%,因此针对具体应用场景自行书写...
转载于:https://www.cnblogs.com/gianttank/archive/2010/11/20/1882581.html...